『TSVを中心とした3次元実装技術の基礎と事例』

セミナー風景

下記のアドレスをクリックすると詳細・お申込画面に映ります
http://ec.techzone.jp/products/detail.php?product_id=639



★省エネ、小型化、低コスト、低発熱、静音化、大容量化に対応できる可能性を探ろう!
★積層の技術を身につけ、コスト削減、高機能化への対応を急げ!
★ 無料の会員登録を行えばポイントサービス(2000〜5000円分割引)が利用できるセミナー
▲その他の6月セミナー



会 場 (株)日本テクノセンター研修室 【東京・新宿区】

日 時 2010 年6月21日 (月) 10:30〜17:30

定 員 30名 ※満席になりましたら、締め切らせていただきます。早めにお申し込みください。

聴講料 1名につき:47,250円

※同一法人より2名以上でのお申し込みの場合、1名につき42,000円



■講師の言葉
近年、小型化に対応するため、貫通電極を使って積層する3次元実装の技術が注目を浴びている。また、金の使用量を減らすといった理由からも、ワイヤボンディングに代わる技術として使われ始めている。
 本セミナーでは、3次元LSI技術の基礎的な話、予想されるデバイス・プロセスの課題、信頼性上の問題、不良解析手法について解説する。1日の講義を通して、以下のような技術の習得が期待できる。
 ・ウェハを薄くする技術
 ・精密に堆積する技術
 ・ウェハを接着する技術
 ・微細な埋込配線を形成する技術
 ・微小な電極を形成する技術
 また、ザイキューブの3次元LSI技術を中心に、各社、各機関の技術を紹介する。具体的な事例を通して、より理解が深まるだろう。


1. 序論
  1.三次元LSIの利点
  2.歴史
    a.レーザー再結晶化による三次元LSI
    b.積層型3次元LSI
  3.アプリケーション

2. 三次元LSI技術
  1.技術選択の要因
  2.技術ブレークダウン
  3.貫通配線
    a.プロセス
    b.スケーリング
  4.積層方法
  5.各社・各研究機関の三次元LSI技術

3. 三次元LSI技術の事例
  1.現行の貫通配線技術を使ったイメージセンサ用チップサイズパッケージ
  2.次世代三次元LSI技術
    a.5μmピッチマイクロバンプ
    b.5μmピッチ貫通配線
    c.積層技術
    d.アプリケーション

4.まとめ


三次元実装のためのTSV実装三次元実装のためのTSV実装
(2009/07/17)
傳田 精一

商品詳細を見る